# CITATION 7.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-190408

(43)公阳日 平成10年(1998) 7月21日

(51) Int.Cl. <sup>8</sup>	融別記号	FI			
HO3H 17/00	611	H03H 1	7/00	611A	
G10H 1/12		G10H	1/12		,
1/1R			1/16		

容強請求 未請求 請求項の数1 FD (全 5 页)


(21) 出展番号	特阁平8-355413	(71) 出旗人	000004075 ヤマハ株式会社		
(22) 出鎮日	平成8年(1996)12月24日	(72) 発明者	静岡県浜松市中沢町10番1号 (72)発明者 竹内 千史 静岡県浜松市中沢町10番1号 ヤマハ株式		
•	•	(74)代理人	会社内 弁理士 後見 保男 (外2名)		
			•		
		,			

## (54) 【発明の名称】 ディジタルフィルタ手段

# (57)【要約】

【課題】ディジタルフィルタによりアナログフィルタ特 有の挙動を実現する。

【解決手段】第1の加算器AD2と1サンプリング周期 遅延する第1の遅延回路DL1からなる第1の緊算器内 ベソフトリミッタ特性の第1の非線形回路NL1を挿入 する。第2の加算器AD3と1サンプリング周期巡延す る第2の遅延回路DL2からなる第2の緊算器内にソフ トリミッタ特性の第2の非線形回路NL2を挿入する。 手級形回路NL1, NL2により、加算器AD2, AD 3がオーパフローリミットされても、急激にクリップさ れるととなく適度なひずみが入力された信号に与えられ るようになる。



(2)

特期平10-180408

#### 【特許請求の範囲】

【請求項1】 ループゲインが1の累算手段を有するフ ィルタ手段において、

1

前記累算手段のループ内にソフトリミッタ特性の非視形 手段が挿入されているととを特徴とするディジタルフィ ルタ手段。

#### 【発明の觧細な説明】

#### [0001]

【発明の周する技術分野】本発明は、アナログフィルタ の特徴を備えるディジタルフィルタ手段に関するもので 10 あり、特に、楽音合成装置における音色制御用のフィル タとして用いて好適なものである。

#### [0002]

【従来の技術】楽音合成装置等の音色制御用フィルタと しては、VCF (Volage ControlledFilter) が従来か ら用いられている。VCFにはアナログVCFとディジ タルVCFとがあるが、アナログVCFには米国特許第 3,475,623号として知られている梯子型LPF(Low Pas 5 Filter) や、状態変数型マルチモードフィルタなどが ある。前記梆子型LPFは、カットオフ周波数を変える ためのインピーダンス索子としてトランジスタを用いて おり、その非根形特性により適度なひずみが発生するよ うになる。さらに、増幅器の飽和特性により帰還量が減 るので、発振したときの発振レベルが適当なレベルに抑 制される。とのため、発振したときに発振波形と音源液 形とがミキシングされ、発振周波数と、音源波形あるい はそのスペクトル成分の周波数が近接している場合は、 一種の変調であるビートが生じるようになる。

### dV/dt = (E-V)/CR

圧である。

【0006】また、図6に示す1次ディジタルLPFに おいて入力信号は滅算器AD11の一方の入力端に入力 され、減算器AD11の出力は乗算器MU11に入力さ れ、係数CRが乗算される。そして、棄算器MUllの※

$$H(z) = \alpha / \{1 - (1 - \alpha) Z^{-1}\}$$

となる。ただし、 $\alpha = 1$  / CR である。 CC C 、 乗算器 MU11の乗算係数はCRとされているので、図5に示 す 1 次アナログLPFと等価なディジタルLPFが実現 されていることになる。なお、遅延回路DL11はシフ 40 トレシスタにより構成するととができる。

【0008】とのような原理を用いて構成した状態変数 型ディジタルマルチモードフィルタは図3に示すように なる。この状態変数型ディジタルマルチモードフィルタ においては、入力信号 I Nが減算器A D 1 の第1の入力 端に入力され、減算器AD1の出力が第1の乗算器MU 1に入力され、乗馬係数 『が乗算される』 第1の乗算器 MUlの出力は、第1の加算器AD2と1サンプル周期 遅延する第1の遅延回路DL1からなる第1の累算器に

\* 【0003】 このような現象が独特の音を生み出す基と なり、アナログならではの音の良さ、あるいは特徴を生 み出す原因の1つとなっている。しかしながら、アナロ グVCFを構成しているコンデンサや抵抗は温度係数を ゼロとするととが困難なため、周囲の温度変化に伴い容 **量値や抵抗値が変化するようになる。すなわち、周囲温** 度に応じてフィルタ特性が変化するという欠点を有して いた。そこで、これを解決すべく特別昭61-1821 2号公報に記載されているように、アナログフィルタの 特徴を有するようにアナログフィルタを置き換えたディ ジタルフィルタが知られている。とのようなディジタル フィルタの例として状態変数型マルチモードディジタル フィルタの構成例を図3に示す。状態変数型フィルタ は、紫子の特性の変化がフィルタ特性に与える影響が小 さい、いわゆる紫子感度が小さいフィルタとして知られ ており、カットオフ周波数fcとQ(quality factor) とを独立して制御できる特徴を有している。

【0004】図3に示す状態変数型マルチモードディジ タルフィルタを説明する前にアナログフィルタをディジ タルフィルタに殴き換える原理について、図5および図 8を参照しながら説明する。図5は1次アナログLPF の構成を示しており、図6は図5に示す1次しPFをデ ィジタルフィルタに置き換えた1次ディジタルLPEの **構成を示している。図5に示す1次アナログLPFにお** いて、抵抗11(抵抗値R)とコンデンサ12(容置値 C) とが直列に接続され、入力信号は抵抗11の一端か ら入力され、出力信号はコンデンサ12の両端から取り 出されている。との1次アナログLPFにおいては、

## · · · (1)

なる式が成立する。ただし、Eは入力電圧、Vは出力電 30%出力は、加算器AD12と【サンプリング周期遅延する 遅延回路DL11からなる緊算器によって緊算されて、 出力信号となる。また、遅延回路DL11の出力は減算 器AD11の他方の入力端に入力される。このような1 次ディジタルLPFの伝達関数H(2)は、

### $\cdot \cdot \cdot (2)$

算器MU2に入力され、乗算係数 『が乗算される。第2 の乗算器MU2の出力は、第2の加算器AD3と1サン ブル周期遅延する第2の遅延回路DL2からなる第2の 索算器により累算されて、ローバス出力信号(LPOU T)となる。また、第2の返延回路DL2の出力は減算 器AD1の第2の入力端に入力されると共に、第1の遅 延回路DL1の出力は第3の乘算器MU3において乗算 係数aが乗算されて、減算器ADIの第3の入力端に入 力される。

【0007】との状態変数型ディジタルマルチモードフ ィルタにおいては、滅煇器ADIから出力するとハイハ ス出力(HPOUT)となり、加算器AD2から出力す るとパンドパス出力(BPOUT)となる。さらに、第 より累算される。この第1の累算器の出力は、第2の乗 50 1の乗算器MUIおよび第2の乗算器MU2に設定され

特開平10-190408

(3)

る無算係数 f を変更することにより、このフィルタのカットオフ周波数 f c を変更することができる。さらにまた、第3の策算器MU3に設定される乗算係数 q を変更することにより、このフィルタのQを変更することができる。

### [0008]

「発明が解決しようとする課題」図3に示す状態変数型ディジタルマルチモードフィルタは、アナログフィルタと同様の制御が可能であるが、加算器の出力ビット数はあらかじめ決められたビット致とされているため、加算 10人力が過大になると演算結果はオーバーフローリミットされる。この加算器の出力特性を図4に正規化して示すが、抽軸は2つの入力を運想的に加算した値を示す入力であり、縦軸はオーバフローリミットされた加算出力を示している。図4に示すように2つの入力を理想的に加算出力は一1から1までの範囲で1:1に対応してリニアに出力される。また、2つの入力を理想的に加算した入力が一1以下および1以上の過大な範囲では、加算出力は一1あるいは1にクリップされるようになる。 20

【0008】このような加算器の出力特性とされると、クリップされるまでは加算器出力のひずみは生じないが、クリップされると急激にひずみが生じるようになる。また、発振した場合には発振レベルは-1~1の最大レベルまで成長した発振液形と入力された楽音波形とがミキシングされて、楽音波形が断続的にクリップされるようになる。従って、フィルタリングされた楽音波形は汚い音になり、このディジタルフィルタではアナログフィルタ特有のソフトなひずみが得られないという問題点があった。

【0010】そとで、本発明は、アナログ素子の持つ非 根形要素を適切に取り入れることにより、アナログフィ ルタと同様の学動を実現したディジタルフィルタ手段を 提供することを目的としている。

# [0011]

【課題を解決するための手段】上記目的を達成するため に本発明のディジタルフィルタ手段は、ループゲインが 1の某算手段を有するフィルタ手段において、前記某算 手段のループ内にソフトリミッタ特性の非線形手段が押 入するようにしている。

【0012】とのような本発明によれば、累算手段の出力特性が、累算手段のループ内に挿入した非線形手段が有するソフトリミッタ特性の出力に応じた特性とされるため、入力された信号波形に急激にひずみが生じたり、断続的にクリップされることがなくなる。したがって、ディジタルフィルタにより深音波形をフィルタリングするようにしても、楽音波形にはアナログフィルタ特育のソフトなひずみが得られるようになる。

## [0013]

【発明の実施の形態】本発明のディジタルフィルタ手段 50

の実施の形態の構成の一例を図1に示す。図1に示した例では、本発明のディジタルフィルタ手段は状態変数型ディジタルマルチモードフィルタとされている。図1に示す状態変数型ディジタルマルチモードフィルタにおいて、入力信号INは減算器AD1の第1の第1の入力端に入力され、減算器AD1の出力が第1の集算器MU1に入力され、乗算係数 f が乗算される。第1の乗算器MU1の出力は、第1の加算器AD2と、1サンブル周期遅延する第1の遅延回路DL1とをループ状に接続した第1の累算器により累算される。この第1の緊算器内には、第1の非根形変換部NL1が挿入されて第1の加算器AD2の出力はその非線形特性に応じた非線形を有するように変換される。

【0014】との第1の非線形変換部NL1から出力さ れる第1の泵算器の出力は、第2の乗算器MU2に入力 され、乗馬係数化が乗算される。第2の乗算器MU2の 出力は、第2の加算器AD3と1サンプル周期遅延する 第2の遅延回路DL2とをループ状に接続した第2の累 算器により累算される。との第2の累算器内には、第2. の非線形変換部NL2が挿入されて第2の加算器AD2 の出力はその非線形特性に応じた非線形を有するように 変換されて、ローパス出力信号(LPOUT)となる。 また、第2の遅延回路DL2の出力は減算器AD1の第 2の入力端に入力されると共に、第1の遅延回路DL1 の出力は第3の乗算器MU3において乗算係数gが乗算 されて、減算器AD1の第3の入力端に入力される。 【0015】との状態変数型ディジタルマルチモードフ ィルタにおいては、減算器ADIから出力するとハイバ ス出力(HPOUT)となり、第1の非線形変換部NL 30 1から出力するとパンドパス出力 (BPOUT) とな る。さらに、第1の乗算器MUIおよび第2の乗算器M U2に設定される乗算係数 f を変更するととにより、こ のフィルタのカットオフ周波数 f cを変更するととがで きる。さらにまた、第3の衆算器MU3に設定される乗 簿係数 q を変更することにより、とのフィルタのクォリ ディファクターQを変更することができる。なお、第1 の遅延回路DL1および第2の遅延回路DL2はシフト レジスタにより構成することができる。

[0016]次に、第1の非線形変換部NL1および第2の非線形変換部NL2の出力特性の一例を図2に示す。図2に示す出力特性は正規化して示しているが、横軸は第1の加算器AD2からの入力であり、縦軸は非線形に変換された出力を示している。この出力特性は、入力が-0.5から0.5までの範囲においては出力が1:1に対応されたリニアな特性とされている。そして、入力が0.5を超えて1までは、関数-(x-1)\*+0.75のソフトに飽和する非線形特性とされる。また、入力が-0.5より小さく-1までは、関数(x+1)\*-0.75のソフトに飽和する非線形特性とされる。ただし、xは入力の値を

. (4)

特開平10-190408

示している。なお、第1の加算器AD2あるいは第2の 加算器AD3の加算器出力特性は、前記した図4に示す 特性とされている。

【0017】また、図2に示す非線形特性の傾きの最大値は、累算器を安定に動作させるために1とされる。また、原点Oの付近の傾きは、小信号レベルで累算器を正常、すなわちリニアに動作させるために1とされており、入力値xが1あるいは-1の時の傾きは、加算器AD2、AD3の出力がオーバフローした時に非線形変換部NL1、NL2の出力がハードクリップされないように0とされている。との非線形変換部NL1、NL2により、加算器AD2、AD3の出力がオーバフローしてクリップされても、非線形変換部NL1、NL2の出力はソフトリミットされた出力となる。

【0018】なお、とのような遊度なひずみを与える非 想形変換部NL1、NL2を緊算器のループ内に挿入し ているのは次の理由による。非線形要議を緊算器のルー ブ外、たとえば彙算器MVL、MU2の後等に挿入した 場合、非線形要素が信号を非線形変換することは、乗算 器MV1、MU2の乗算係数 『が変更されたことと等価 20 になる。このため、カットオフ周波数 『こが信号レベル に応じて変化するようになり、信号は依然としてハード クリップされてしまうようになる。前記したように、本 発明における非線形変換部NL1、NL2は適度なひず みの付加と発振レベルの制限を行うものであるため、累 無器のループ内に挿入してそのソフトリミッタ特性によ り速度なひずみの付加と発振レベルの制限をしているの である。

【0019】そして、非線形変換部NL1、NL2をそ れぞれの累算器のループ内に挿入しているため、本発明 30 のディジタルフィルタ手段において発振が生じて、その 発振レベルが成長しても非線形変換部NL1、NL2の 飽和特性により累算器のループゲインが1以下となる。 とのため、累算器の損失が増加して発振レベルが制限さ れるので、発振レベルはほぼ一定に抑制されるようにな る。との場合、発振波形と入力された音源波形等の信号 波形とがミキシングされて総合したレベルが大きくなっ ても、非根形変換部NLI、NL2はソフトリミッタ特 性とされているので急激にクリップされることはなく、 アナログVCFと同様の特性を実現するととができる。 【0020】なお、図1に示すディジタルフィルタ手段 は、状態変数型マルチモードフィルタとしているため、 第1の累算器と第2の累算器とに非線形変換部NL1. NL2をそれぞれ押入しているが、発振レベルを制限す るのには、第1の累算器あるいは第2の累算器の一方に 非線形変換部を挿入するだけでよい。また、本発明のデ ィジタルフィルタ手段は、ハードで構成することができ

るとは当然のととであるが、MPU(CPU)やDSPにフィルタ用のプログラムを実行させるととにより、本発明のディジタルフィルタ手段を実現するようにしてもよい。さらに、本発明のディジタルフィルク手段は、上記説明した状態変数型マルチモードフィルタに限らず、累算手段を備えるディジタルフィルタであればどのようなディジタルフィルタにも適用することができる。【0021】さらにまた、非想形変換部(図示したNL1、NL2など)のディジタル化については、例えば特公平7-78679号に関示されているように、テーブル参照や各種演算、あるいはそれらを複合したものをハ

# [0022]

【発明の効果】以上のように本発明は構成されているので、素算手段の出力特性が、案算手段のループ内に挿入した乳部形手段が有するソフトリミッタ特性の出力に応じた飽和特性とされるため、入力された信号液形に急激にひずみが生じたり、断続的にクリップされたりするととがなくなる。したがって、ディジタルフィルタにより、楽音波形をフィルタリングするようにしても、楽音波形にはアナログフィルタ特有のソフトなひずみが与えられるようになり、あたかもアナログフィルタを用いたかのような音を得ることができ、本発明のディジタルフィルタ手段によりアナログフィルタの特徴を実現することができるようになる。

ードウェアあるいはソフトウェア化すればよい。

### 【図面の簡単な説明】

【図1】本発明のディジタルフィルタ手段の実施の形態 の一例である状態変数型ディジタルマルチモードフィル タの構成を示すプロック回路図である。

0 【図2】本発明のディジタルフィルタ手段における非線 、形変換部の出力特性の一例を示す図である。

【図3】従来のディジタルフィルタ手段の一例である状態変数型マルチモードフィルタの構成を示すプロック回路図である。

[図4] 従来のディジタルフィルタ手段における加算器 の出力特性を示す図である。

【図 5】アナログフィルタをディジタルフィルタで実現する原理を説明するためのアナログ1次LPFの構成を示す図である。

40 【図8】アナログフィルタをディジタルフィルタで実現する原理を説明するためのディジタル 1次 LPF の構成を示す図である。

# 【符号の説明】

AD1 減算器、AD2、AD3 加算器、DL1、D L2 遅延回路、MU1、MU2、MU3 乗算器、N L1、NL2 非線形変換部、f、q 乗算係数

